进芯 ADM/ADP32F036 系列设计应用指南

Rev. V 1.5，9/2026

应用方案部



湖南进芯电子科技有限公司

技术文件修订记录

版本号	时间	描　述	制作人	审核人	批准人
V1.0	2026/1	首次发布	刘顺兴	梁华飞	徐中领
V1.1	2026/1	修改错误字符	刘顺兴	梁华飞	徐中领
V1.2	2026/4	增加散热描述	刘顺兴	梁华飞	徐中领
V1.3	2026/7	增加休眠说明、附录三	刘顺兴	梁华飞	徐中领
V1.4	2026/8	增加退耦电容参考，更新附录二和三	刘顺兴	梁华飞	徐中领
V1.5	2026/9	增加 VDDIO 下电速率要求和退耦电容参数列表	刘顺兴	梁华飞	徐中领

目 录

1 概要说明 5

2 应用注意事项 5

2.1 地分离与单点接地设计+功率回路布局要求 5

2.2 芯片电源引脚退耦电容参数、布局+引脚连接规范 5

2.3 芯片供电输入与功率电源走线区分设计 6

2.4 参考地 DCDC 地回路设计 7

2.5 AD 采样相关器件布局+闲置 AD 口处理要求 7

2.6 内部 LDO 电流环路设计 7

2.7 供电规格与引脚输入电压限制 7

2.8 LIN_EN 引脚下拉电阻配置要求 8

2.9 TRST 引脚下拉电阻布局要求 8

2.10 检流电阻信号差分走线规范 8

2.11 低压控制部分信号地铺地要求 9

2.12 PGA 运放倍数配置 9

2.13 OPA 独立运放使用说明 10

2.14 过流比较+RC 滤波参数配置 10

2.15 脱机烧录引脚引出要求 11

2.16 预驱过流保护引脚布线与处理 11

2.17 大功率场景电容布局+功率层铺地+驱动线布线要求 11

2.18 ADM 类芯片散热说明 12

2.19 LIN 休眠说明 13
附表一：PCB 铺铜散热热阻参考 14
附录二：程序休眠操作参考 15
附录三：ADM32 系列软件调试注意事项汇总及解决方法 16


1 概要说明

进芯 32 bit DSP ADM/ADP32F036 系列是一款用于汽车风机、水泵、水阀、车窗、座椅通风等高性能、高集成度的车规芯片，其有充足的计算能力丰富的外设资源，能最大限度地减少外部器件和减小 PCB 尺寸。本文档旨在根据该芯片的特点给出关于原理图设计和 PCB 布线等方面一些应用建议，以帮助客户更好地使用该芯片。


2 应用注意事项

2.1 地分离与单点接地设计+功率回路布局要求


功率地与芯片数字地模拟地做区分，在母线检流电阻处做单点接地。功率电流的闭环回流路径所包围的面积要尽量小。功率回路独立在控制外部，回路不要把控制部分包在里面。



▲单点接地参考图




▲功率回路参考图



▲错误示例图

2.2 芯片电源引脚退耦电容参数、布局+引脚连接规范


VM、VCP、CPL、CPH、VDDIO、VDD、VDDA、AVDD 等芯片退耦电容应靠近芯片引脚放置。电流环路：电容电源端—芯片电源引脚—芯片地引脚—电容地端，此环路应尽可能小，且不与其它地回路有干扰。部分型号有两个 VDD 和两个 VDDIO 引脚，VDD 内部有连接，PCB 可不连起来。VDDIO 内部没有连接，PCB 需连上。休眠或下电时，VDDIO 从 5V 下降到 2.6V 的时间需要大于 200uS 以上。电容参数取值参考下图：



器件	PIN1	PIN2	介绍
$C_{(VM1)}$	VM	VSS	额定电压 50V 的 0.1μF 陶瓷电容
$C_{(VM2)}$	VM	VSS	额定电压 50V 且≥10μF 的陶瓷电容
$C_{(VCP)}$	VCP	VM	额定电压 50V 的 1μF 陶瓷电容
$C_{(SW)}$	CPH	CPL	额定电压 50V 的 0.1μF 陶瓷电容
$C_{(VDDIO1)}$	VDDIO	VSS	额定电压 10V 的 0.1μF 陶瓷电容
$C_{(VDDIO2)}$	VDDIO	VSS	额定电压 10V 的 4.7μF 陶瓷电容
$C_{(AVDD)}$	AVDD	VSS	额定电压 10V 的 1μF 陶瓷电容
$C_{(VDDA1)}$	VDDA	VSSA	额定电压 6.3V 的 0.1μF 陶瓷电容
$C_{(VDDA2)}$	VDDA	VSSA	额定电压 6.3V 的 4.7μF 陶瓷电容
$C_{(VDD2)}$	VDD	VSS	额定电压 6.3V 的 0.1μF 陶瓷电容
$C_{(VDD1)}$	VDD	VSS	额定电压 6.3V 的 2.2μF 陶瓷电容

2.3 芯片供电输入与功率电源走线区分设计


芯片的供电输入部分，建议从母线电容处单独区分开功率电源走线。



▲示例图

2.4 参考地 DCDC 地回路设计

ADM 在使用 DCDC 电源电路时，DCDC 部分的地单独走与芯片参考地在母线检流电阻处 GND 汇合。



▲DCDC 地回路参考图

2.5 AD 采样相关器件布局+闲置 AD 口处理要求

涉及到 AD 采样的退耦电容尽量靠近 AD 端口放置，使用内部运放时相关阻容器件靠近芯片对应引脚放置。不使用的 AD 口可以接地，降低 AD 干扰。

2.6 内部 LDO 电流环路设计

ADM 内部 LDO 输出 5V 给 VDDIO 供电，内部 LDO 地通过 DSP 金属基板与 DSP VSS 相连，故 LDO_IN 引脚端输入电容地应与 VSS 相连，且不应距离 VSS 引脚太远，以缩小内部 LDO 电流环路面积。


2.7 供电规格与引脚输入电压限制

ADM 系列 VDDIO 供电 5V，由内部 LDO 提供，ADP 系列，需要外部给 VDDIO 供电，3.3V 和 5V 系统供电都可以。VDDA 供电 3V，都由内部 LDO 提供，芯片 AD 量程为 0~3V。5V 供电系统中 GPIO 输入电压不超过 5V，3.3V 供电系统中 GPIO 输入电压不超过 3.3V。

AD 输入电压都不应超过 3V，当部分可被配置为 GPIO 输入功能的 AD 口配置成此种模式时，输入此端口的电压不超过 3V。使用前应注意输入到引脚端的电压做好分压或改变相关电路供电电压等措施。

2.8 LIN_EN 引脚下拉电阻配置要求


LIN_EN 引脚在需要接到芯片 IO 口的应用上时，如接到有上拉的 IO 口上需要下拉一个 2.2K 的电阻。接到没有上拉的 IO 口上，可以不用加 2.2K 下拉电阻。



▲示例：该 IO 口内部有上拉，所以要加 2.2K 下拉


2.9 TRST 引脚下拉电阻布局要求

TRST 引脚的下拉电阻，PCB 上需要靠近芯片摆放。




2.10 检流电阻信号差分走线规范


检流电阻信号送到运放口从检流电阻引出信号走差分走线，两根线并排保持相同层走，且远离相线网络上的干扰，不要走在相线中间层区。



▲示例参考图




▲错误案例（穿过 U 相铺铜）



▲正确案例

2.11 低压控制部分信号地铺地要求

低压控制部分信号地，尽量确保铺地的一面的完整。




▲参考示例图

2.12 PGA 运放倍数配置

软件内部可以配置同向放大倍数为 4/8/10/16 倍，我们使用差分电流信号进行采样。需要把这部分改成差分电路。改成差分电路倍数为软件设置倍数减一的倍数，为 3/7/9/15 倍。示例图中的 10R 和 100nF 为前级滤波。R57、R60 和 R61 的关系为 R61=R60，2*R57=R60/(A-1)。A 为软件内部配置放大倍数。运放的这部分电路尽量靠近芯片引脚放置。


示例：软件内部设置 A=16。R57 选 1K 时，R60 和 R61 就是(16-1)*1K*2=30K

运放输出基准电压由芯片 VDDA（3V）提供。




2.13 OPA 独立运放使用说明

R24 =R42，R37 =R43，R39=R41，基准由 R43 和 R42 分压 VDDA 决定，选取一样时，基准值为 1.5V。放大倍数为 R24 和 R37 并联后的阻值除以 R39。运放的这部分电路尽量靠近芯片引脚放置。（板子干扰强时，建议前端加上 10R+100nF 的共模滤波靠近芯片放，滤除线上的干扰）




2.14 过流比较+RC 滤波参数配置

运放输出送到比较器 A 口上，内部可编程 DAC 电压进行过流比较翻转。RC 建议最大使用不超过 1K 和 1nF 的滤波参数（1us 滤波时间）。常用 470R 和 1nF 的滤波参数（470ns 滤波时间）。实际板子可根据调试效果进行调整滤波时间参数。如运放前端加了共模滤波，则这里的滤波参数需改小，常用 100R+1nF 组合。




2.15 脱机烧录引脚引出要求

芯片的 IO32 和 IO19 为脱机烧录引脚，如需要使用脱机烧录功能，需引出 IO32 和 IO19 及 VDDIO 和 GND。



2.16 预驱过流保护引脚布线与处理


ADM32F036A3 芯片的 SN 和 SP 引脚为内部预驱 OCP 过流保护引脚，内置可编程放大倍数和电压翻转点。从采样共模电路后端上引两根线，以差分走线得方式连接到 SP SN 脚上。如不使用，需要接地处理。



▲示例图

2.17 大功率场景电容布局+功率层铺地+驱动线布线要求


ADM32F036A3 电荷泵预驱大功率（200W 以上）布局建议，母线电容和瓷片电容分布式放置在功率管附近，降低功率回路的阻抗不一致导致的母线尖峰。功率中间层完整铺地。驱动线尽量包地。



▲示例图


2.18 ADM 类芯片散热说明

ADM 类芯片集成 LDO 预驱等，发热会大些。产品需要做好散热措施。在 PCB 绘制时，可增加芯片底部 PAD 的铺铜及开窗处理。外部增加其它散热措施。（PCB 铺铜散热热阻参考附表一）



▲示例图

2.19 LIN 休眠说明



1、休眠：正常模式下，拉低 LIN_EN，且 3uS 内再拉低 LINTXD，芯片进入休眠模式，此时预驱模块休眠，LIN 模块休眠。在休眠模式下，电荷泵禁用，三相桥 FET 禁用为 Hi-z 状态，AVDD 和 VDDIO 关闭。掉电时序：电荷泵/AVDD/VDDIO 同时开始掉，VDDIO 掉到 BOR，VDD/VDDA 同时开始掉。

2、远程唤醒：LIN 引脚的远程唤醒：当 LIN 引脚通过一个下降沿拉低至低电平后，下一时刻出现一个上升沿，且该上升沿与前一时刻下降沿之间的低电平维持时间大于 twake(busdom)min（150uS），则该过程被视为一个有效的远程唤醒。发生远程唤醒后 LIN_RXD 被置为低电平以表示唤醒标志。

3、休眠操作注意事项：

①在 LIN_EN 拉低前一定要确保 DSP 封波（即 EPWWM2A/2B,PWM3A/3B,PWM4A/4B 内连引脚全部置低）；

②休眠时序要满足 LIN_EN 拉低 3us 以内，拉低 LIN_TXD 且低电平维持到 DSP 关闭；

③让芯片休眠后完全掉电（VDDIO 完全掉电到 0 V）后再进行唤醒操作（在此之前 LIN 总线不能再发数据），避免休眠异常唤醒状态。如果 LIN 总线上由于收到干扰导致休眠失败，可以增加软件逻辑功能，重新拉高 LIN_EN 切换到正常工作模式。（程序休眠操作可参考附录二）。

附表一：PCB铺铜散热热阻参考




Figure 3. 1 层和 4 层 PCB 的铜箔面积差异




Figure 4. 改变铜箔面积时θ_{JA}的变化

附录二：程序休眠操作参考

```
#pragma CODE_SECTION(mcu_sleep,"ramfuncs")
void mcu sleep(void)
{
    DINT;
    GpioDataRegs.GPACLEAR.bit.GPI01 = 1;// LINEN拉低
    asm(" RPT #50 | NOP ");//1us

    EALLOW;
    GpioCtrlRegs.GPAMUX1.bit.GPI014 = 0;
    GpioCtrlRegs.GPADIR.bit.GPI014 = 1;
    GpioDataRegs.GPACLEAR.bit.GPI014 = 1;
    EDIS;

    ADP32F03x_usDelay(20000L);//1ms

    EALLOW;
        SysCtrlRegs.WDCR=0x0000;//复位
    EDIS;

    while(1);//防止跑出sram
}
```

```
382
383 /*************************************************************
384 所有误操作的中断处理
385 *************************************************************/
386 #pragma CODE_SECTION(rsvd_ISR, "ramfuncs");
387 int gErrorIntCnt;
388 interrupt void rsvd_ISR(void)
389 {
390     gErrorIntCnt++;             //监控是否有错误进入中断的情况
391
392     EALLOW;
393     SysCtrlRegs.WDCR= 0x0028;
394     EDIS;
395
396     for(;;);
397 }
398
399 //---------------------------------------------------------------------------
400 //初始化的时候首先把所有的中断服务程序 都初始化为默认服务程序
```

附录三：ADM32系列软件调试注意事项汇总及解决方法

NO.	涉及模块	原描述（易错点 / 不当做法）	更正及正确做法
1	GPIO	GPIO 做输出功能使用时，直接通过 GPADAT 寄存器执行拉高、拉低和翻转动作。	应避免使用 GPADAT 寄存器，建议使用 GPASET、GPACLEAR、GPATOGGLE 寄存器完成置位、清零和翻转操作。
2	ADC/OP/ PGA	使用 OP 或 PGA 进行电流采样时，静态下采集到的数值不对。	先检查对应的 OP 口和 PGA 口是否已使能；若使用 PGA 口，还需核对放大倍数设置是否合理。
3	CAN / CANFD	CAN 或 CANFD 波特率配置中，采样点百分比设置偏低（不足 75%）。	波特率配置的采样百分比需设置在 75% 以上。
4	CAN（036 ECAN）	使用 036 的 ECAN 功能时，额外对 GPIO0/GPIO 32 进行配置。	只需按照 035 的配置保持一致即可，不要配置 GPIO0/32。
5	CANFD（引脚复用）	使用 GPIO0 和 GPIO32 做 CANFD 功能时，功能选择寄存器配置错误。	功能选择寄存器应配置为 0x702B。
6	CANFD（TDC）	使用 CANFD 功能时配置 TDCEN = 1，启用 TDC 补偿功能。	当前版本芯片暂不支持 TDC 补偿功能，不能配置 TDCEN = 1。
7	CANFD（滤波接收）	CANFD 设置滤波后，误以为读取接收寄存器中的 ID 和数据即可判断收到有效报文。	滤波后接收寄存器仍可读到 ID 和数据，但接收标志位不会置位，只能通过标志位判断是否有效接收。
8	CAN / CANFD（时钟）	CAN / CANFD 初始化时混淆时钟来源，误将 CanfdRegs.CANCFG.bit.CAN_CLK_SEL 当作 PLL 时钟配置。	初始化配置时应检查时钟选择：CanfdRegs.CANCFG.bit.CAN_CLK_SEL = 0 才是系统时钟。
9	烧录/启动	烧录程序后功能不运行。	按以下顺序排查：（1）检查板端仿真器是否已拔掉；（2）检查 InitFlash 是否已搬到 RAM 中运行；（3）检查引导模式是否正确、CMD 文件是否使用正确。
10	ADC 端口 A5 引脚	误认为 ADC 的 A5 引脚采集值始终等于外部输入实际电压。	A5 引脚被 TEMPCONV 与外部输入复用。关闭 TEMPCONV 后 SOC6 采集的是 A5 引脚实际电压；OPA 模式下该引脚电压

NO.	涉及模块	原描述（易错点 / 不当做法）	更正及正确做法
			约为 350，PGA 模式下会被抬高（350→1100），并非外部实际值。
11	比较器	过流保护触发条件时，Comp1Regs.DACVAL.bit.DACVAL 的值错误的设置为 1023。	Comp1Regs.DACVAL.bit.DACVAL 推荐设置在 950 左右，对应 2.8V 左右。
12	IIC	智能预驱 IIC 读写失败。	IIC 通讯只能在正常模式下进行，且需要同时判断 SDA/SCL 为高后，再去进行 IIC 读写操作。
13	预驱	芯片已正常输出驱动波形，但预驱电路实际无输出信号。	预驱电路的输出受 LINEN 使能信号控制。在操作预驱电路之前，须先将 LINEN 引脚电平拉高（置为使能状态），否则预驱输出将被禁止，导致芯片虽有波形发出但无实际输出。
14	IIC	由于 IIC 通信耗时较长，若在程序运行过程中持续进行通信，占用过多处理器资源，会影响程序的正常运行。	为避免通信对主程序实时性造成影响，通信策略调整为：仅在系统初始化阶段及检测到预驱故障时，才发起 IIC 通信以读取故障信息，其余时间不进行周期性通信。
15	FLASH	之前配置 FLASH 等待时间在 100M 主频下偏小，需要改大。由之前的 3，3，5 更改为 4，4，5	#define READ_RAND_FLASH_WAITE 4 //Flash 中运行的等待时间 #define READ_PAGE_FLASH_WAITE 4// #define READ_OTP_WAITE 5 //OTP 中读数据的等待时间
16	LIN	Boot 跳转 App 过程只关总中断，LIN 中断子程序无法响应导致通信数据丢失。	屏蔽 APP 程序初始化 IFR=0x0000 或者跳转 App 前 Boot 程序关闭 LIN 模块及其中断功能。